亚洲必赢766net模拟和数字领域的布线策略有一些类似之处,芯片层面、芯片封装层面、电路板层面及系统层面

定义:

亚洲必赢766net 1

亚洲必赢766net 2

电源完整性(Power
integrity)简称PI,是确认电源来源及目的端的电压及电流是否符合需求。

1.常用于电源去耦的元件组合

工程领域中的数字设计人员和数字电路板设计专家在不断增加,这反映了行业的发展趋势。尽管对数字设计的重视带来了电子产品的重大发展,但仍然存在,而且还会一直存在一部分与模拟或现实环境接口的电路设计。模拟和数字领域的布线策略有一些类似之处,但要获得更好的结果时,由于其布线策略不同,简单电路布线设计就不再是最优方案了。

电源完整性在现今的电子产品中相当重要。有几个有关电源完整性的层面:芯片层面、芯片封装层面、电路板层面及系统层面。在电路板层面的电源完整性要达到以下三个需求:

不同容值的电容组合:

本文就旁路电容、电源、地线设计、电压误差和由PCB布线引起的电磁干扰(EMI)等几个方面,讨论模拟和数字布线的基本相似之处及差别。

1、使芯片引脚的电压噪声+电压纹波比规格要求要小一些(例如芯片电源管脚的输入电压要求1V之间的误差小于+/-50
mV)

小容值的电容可以滤除电源线上的高频噪声,使电源更加干净,并且负责提供负载的高频电流需求。

01

2、控制接地反弹(同步切换噪声SSN、同步切换输出SSO)

大电容同样起到蓄流的作用,响应负载的低频电流需求,滤除电源线上的低频波动。

模拟和数字布线策略的相似之处

3、降低电磁干扰并且维持电磁兼容性:电源分布网络是电路板上最大型的导体,因此也是最容易发射及接收噪声的天线。

理论上,对于任意固定频率,容值越大的电容阻抗越小。但由于电容本身也有寄生电感,而且往往容值越大寄生电感越大,在高频处,电容最终都会显现出感性,阻抗随频率的升高而升高。小电容的转折点(下图中的阻抗曲线的最低点)频率值较之大电容更大。所以大电容对高频电流的响应特性没有小电容好。

▍旁路或去耦电容

名词解释:

下图是不同容值电容的阻抗随频率变化的曲线。但是大电容可以响应频率相对较低,电流需求大的电流变化。

在布线时,模拟器件和数字器件都需要这些类型的电容,都需要靠近其电源引脚连接一个电容,此电容值通常为0.1uF。系统供电电源侧需要另一类电容,通常此电容值大约为10uF。

a、“地弹”,是指芯片内部“地”电平相对于电路板“地”电平的变化现象。以电路板“地”为参考,就像是芯片内部的“地”电平不断的跳动,因此形象的称之为地弹(ground
bounce)。

亚洲必赢766net 3

这些电容的位置如图1所示。电容取值范围为推荐值的1/10至10倍之间。但引脚须较短,且要尽量靠近器件(对于0.1uF电容)或供电电源(对于10uF电容)。

当器件输出端由一个状态跳变到另一个状态时,地弹现象会导致器件逻辑输入端产生毛刺。对于任何形式封装的芯片,其引脚必会存在电感电容等寄生参数,而地弹主要是由于GND引脚上的阻抗引起的。
集成电路的规模越来越大,开关速度不断提高,地弹噪声如果控制不好就会影响电路的功能,因此有必要深入理解地弹的概念并研究它的规律。

不同封装的电容组合:

图1

亚洲必赢766net 4

普遍来说,贴片电容比直插电容的寄生电感小,长宽比小的比长宽比大的封装寄生电感小(同容值,0612的电容比1206电容寄生电感小,高频特性更好)。

在电路板上加旁路或去耦电容,以及这些电容在板上的位置,对于数字和模拟设计来说都属于常识。但有趣的是,其原因却有所不同。

我们可以用下图来直观的解释一下。图中开关Q的不同位置代表了输出的“0”“1”两种状态。假定由于电路状态装换,开关Q接通RL低电平,负载电容对地放电,随着负载电容电压下降,它积累的电荷流向地,在接地回路上形成一个大的电流浪涌。随着放电电流建立然后衰减,这一电流变化作用于接地引脚的电感LG,这样在芯片外的电路板“地”与芯片内的地之间,会形成一定的电压差,如图中VG。这种由于输出转换引起的芯片内部参考地电位漂移就是地弹。

不同种类的电容组合:

在模拟布线设计中,旁路电容通常用于旁路电源上的高频信号,如果不加旁路电容,这些高频信号可能通过电源引脚进入敏感的模拟芯片。一般来说,这些高频信号的频率超出模拟器件抑制高频信号的能力。如果在模拟电路中不使用旁路电容的话,就可能在信号路径上引入噪声,更严重的情况甚至会引起振动。

亚洲必赢766net 5

贴片陶瓷电容:高频特性最好,但容值较小,常用的最大容值为10uF。常用于高频电路的电源滤波去耦。

在模拟和数字PCB设计中,旁路或去耦电容(0.1uF)应尽量靠近器件放置。供电电源去耦电容(10uF)应放置在电路板的电源线入口处。所有情况下,这些电容的引脚都应较短。

芯片A的输出变化,产生地弹。这对芯片A的输入逻辑是有影响的。接收逻辑把输入电压和芯片内部的地电压差分比较确定输入,因此从接收逻辑来看就象输入信号本身叠加了一个与地弹噪声相同的噪声。

钽电解电容:高频特性较好,相同体积下可以实现最大的容值。确定是耐压值较低,容易损坏。

图2

b、PDN

铝电解电容:高频特性最差,但是容值最大,可以做到几千微法。常用于电源入板处的滤波和去耦,此处的电容需要有容量大的特点,但对响应速度要求不高。

在图2此电路板上,使用不同的路线来布电源线和地线,由于这种不恰当的配合,电路板的电子元器件和线路受电磁干扰的可能性比较大。

电路板设计中,都有电源分配网络系统。电源分配网络系统的作用就是给系统内所有器件或芯片提供足够的电源,并满足系统对电源稳定性的要求。

因此,各种类型的电容在电源去耦中担当的角色一般是这样的:陶瓷电容最靠近芯片,负责提供负载高频的电流需求和噪声过滤,容值一般几nF到几uF之间。钽电容和铝电解电容因为容量大、响应速度较慢,一般用于板级的电源去耦和滤波,或者是大功率电路的电源去耦。当即要求速度,有要求容量的时候一般用多个瓷片电容并联或瓷片电容与钽电容并联。选择钽电容,耐压值要留有一定的裕量,因为电源上电瞬间一般会有一定的过冲,容易损坏钽电容。电源处并联上稳压管或TVS管可以抑制过冲,是很有效的解决办法、

图3

我们看到电源、GND网络,其实分布着阻抗。

(注:各种电容的ESR、ESL等参数之间有差异,详细可百度华为公司的内部资料:无源滤波器件——电容的介绍与深入认识)

在图3此单面板中,到电路板上器件的电源线和地线彼此靠近。此电路板中电源线和地线的配合比图2中恰当。电路板中电子元器件和线路受电磁干扰(EMI)的可能性降低了679/12.8倍或约54倍。

亚洲必赢766net 6

电容和电感、磁珠的组合:

对于控制器和处理器这样的数字器件,同样需要去耦电容,但原因不同。这些电容的一个功能是用作“微型”电荷库。

亚洲必赢766net 7

一般的电源去耦只需要去耦电容即可满足实际需求,但对电源质量要求很高的模拟电路等,仅仅使用去耦电容可能效果有限,因为如论并联多少个电容,都只能形成单个极点,响应曲线的滚将速度只有20dB/10倍频。因此,可以在电源线上串联电感或磁珠。这样可以进一步减少电源波动对负载的影响,也能防止一些高噪声的负载通过电源线将噪声耦合到其他敏感的电路上。

在数字电路中,执行门状态的切换通常需要很大的电流。由于开关时芯片上产生开关瞬态电流并流经电路板,有额外的“备用”电荷是有利的。如果执行开关动作时没有足够的电荷,会造成电源电压发生很大变化。电压变化太大,会导致数字信号电平进入不确定状态,并很可能引起数字器件中的状态机错误运行。

亚洲必赢766net 8

2.不同电路中的电源去耦

流经电路板走线的开关电流将引起电压发生变化,电路板走线存在寄生电感,可采用如下公式计算电压的变化:V=LdI/dt。其中:V=电压的变化,L=电路板走线感抗,dI=流经走线的电流变化,dt=电流变化的时间。

电源噪声余量计算:

小**率电路:

因此,基于多种原因,在供电电源处或有源器件的电源引脚处施加旁路(或去耦)电容是较好的做法。

1、芯片的datasheet会给一个规范值,通常是5%;要考虑到稳压芯片直流输出误差,一般是+/_2.5%,因此电源噪声峰值幅度不超过+/_2.5%。

模拟电路:

▍电源线和地线要布在一起

2、如芯片的工作电压范围是3.13~3.47,稳压芯片标出输出电压是3.3V,安装在电路板后的输出电压是3.36V。容许的电压的变化范围是3.47-3.36=110mv。稳压芯片输出精度是+/_1%,及3.36*
+/_1%=+/_33.6mv。电源噪声余量为110-33.6=76.4mv。

比如信号处理电路,中常用10uF和100nF贴片瓷片电容去耦。有的时候受到电路板空间的限制,可以多个芯片公用一个10uF的电容,但应保证每个芯片的电源引脚处都就近放置一个100nF的电容。

电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声。

计算电源噪声要注意五点

高精度的模拟电路中,经常放置多个容值梯度的电容(如10uF、100nF、1nF并联),保证去耦电容可以过滤很宽频率范围内的电源噪声。并且电源线串联磁珠会进一步减小噪声。

电源线和地线配合不当的PCB设计示例如图2所示,此电路板上,设计出的环路面积为697cm²。采用图3所示的方法,电路板上或电路板外的辐射噪声在环路中感应电压的可能性可大为降低。

稳压芯片的输出的精确值是多少。

数字电路:数字电路工作在高速开关状态下,电源电流变化迅速,并且数字信号中有丰富的高频成分,会对电源造成干扰,因此常用100nF的贴片陶瓷电容进行电源去耦。

02

工作环境的是否是稳压芯片所推荐的环境。

电路板的电源入板接口处通常放置容值较大的电解或钽电容。此用途为电源滤波。

模拟和数字领域布线策略的不同之处

负载情况是怎么样,这对稳压芯片输出也有影响。

大功率电路:

▍地平面是个难题

电源噪声最终会影响到信号质量。而信号上的噪声来源不仅仅是电源噪声,反射窜扰等信号完整性问题也会在信号上叠加,因此不能把所有噪声余量留给电源系统。

大功率的电路的电源去耦(如电机驱动H桥的电源去耦)要用到更大容值的电容,比如470uF甚至几千微法的电解电容,但是除了用电解电容之外,还需要并联上几个瓷片的小电容,提高高频响应特性,过滤MOSFET高速开关因此的电源毛刺。

电路板布线的基本知识既适用于模拟电路,也适用于数字电路。一个基本的经验准则是使用不间断的地平面,这一常识降低了数字电路中的dI/dt(电流随时间的变化)效应,这一效应会改变地的电势并会使噪声进入模拟电路。

不同的电压等级对电源噪声要求也不样,电压越小噪声余量越小。模拟电路对电源要求更高。

3.去耦元件的放置原则:

数字和模拟电路的布线技巧基本相同,但有一点除外。对于模拟电路,还有另外一点需要注意,就是要将数字信号线和地平面中的回路尽量远离模拟电路。这一点可以通过如下做法来实现:将模拟地平面单独连接到系统地连接端,或者将模拟电路放置在电路板的最远端,也就是线路的末端。这样做是为了保持信号路径所受到的外部干扰最小。

电源噪声来源

就近原则:

对于数字电路就不需要这样做,数字电路可容忍地平面上的大量噪声,而不会出现问题。

稳压芯片输出的电压不是恒定的,会有一定的纹波。

去耦电容应尽可能的靠近芯片的电源引脚。减小去耦电容和芯片之间走线的寄生电感,去耦效果更好。

图4

稳压电源无法实时响应负载对于电流需求的快速变化。稳压电源响应的频率一般在200Khz以内,能做正确的响应,超过了这个频率则在电源的输出短引脚处出现电压跌落。

图4(左)将数字开关动作和模拟电路隔离,将电路的数字和模拟部分分开。(右)要尽可能将高频和低频分开,高频元件要靠近电路板的接插件。

负载瞬态电流在电源路径阻抗和地路径阻抗产生的压降。

图5

外部的干扰。

图5在PCB上布两条靠近的走线,很容易形成寄生电容。由于这种电容的存在,在一条走线上的快速电压变化,可在另一条走线上产生电流信号。

去耦电容

图6

•电容去耦是解决电源噪声的主要方法。

图6如果不注意走线的放置,PCB中的走线可能产生线路感抗和互感。这种寄生电感对于包含数字开关电路的电路运行是非常有害的。

这种方法对提高瞬态电流的响应速度,降低电源分配系统的阻抗都非常有效。

▍元件的位置

一种解释是储能,当负载发生瞬态电流变化时,电源不能即时满足负载的瞬态电流的要求,可根据公式I=Cdv/dt,此时电容二端存在电压的变化,电容开始放电,及时提供负载电流。

如上所述,在每个PCB设计中,电路的噪声部分和“安静”部分(非噪声部分)要分隔开。一般来说,数字电路“富含”噪声,而且对噪声不敏感(因为数字电路有较大的电压噪声容限);相反,模拟电路的电压噪声容限就小得多。

一种解释是阻抗,把负载芯片拿掉,从AB二点向左看去,稳压电源及电容可以看出一个复合电源系统,不能AB二点负载电流如何变化,都保证AB二点电压稳定及AB二点电压变化很小,可根据公式△V=Z
*△I。

两者之中,模拟电路对开关噪声最为敏感。在混合信号系统的布线中,这两种电路要分隔开,如图4所示。

亚洲必赢766net 9

▍PCB设计产生的寄生元件

实际的电容存在寄生电感与等效串联电阻。

PCB设计中很容易形成可能产生问题的两种基本寄生元件:寄生电容和寄生电感。

R=esr +1/j2πfc
+j2πfl•等效窜联电感无法消除,只要存在引线就会有寄生电感。等效串联电阻也是存在的,因为制作电容的材料不是超导体。当频率很低时,j2πfl远小于1/j2πfc,整个电容器呈现电容性;当频率很高时,
j2πfl大于1/j2πfc,整个电容器呈现电感性;当j2πfl等于1/j2πfc,整个电容器呈现纯电阻特性,阻抗最小,及称为谐振点。

设计电路板时,放置两条彼此靠近的走线就会产生寄生电容。可以这样做:在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条走线的旁边,如图5所示。

亚洲必赢766net 10

在这两种走线配置中,一条走线上电压随时间的变化(dV/dt)可能在另一条走线上产生电流。如果另一条走线是高阻抗的,电场产生的电流将转化为电压。

平面电容
对于高频,使用分立电容进行去耦合的效率不高。对于这些频率,使用电源平面电容对噪声去耦合。如图1所示,您可以看一下标准的并联平行极板电容,理解平面电容的概念。

快速电压瞬变最常发生在模拟信号设计的数字侧。如果发生快速电压瞬变的走线靠近高阻抗模拟走线,这种误差将严重影响模拟电路的精度。在这种环境中,模拟电路有两个不利的方面:其噪声容限比数字电路低得多;高阻抗走线比较常见。

图1.并联平面电容

采用下述两种技术之一可以减少这种现象。最常用的技术是根据电容的方程,改变走线之间的尺寸。要改变的最有效尺寸是两条走线之间的距离。应该注意,变量d在电容方程的分母中,d增加,容抗会降低。可改变的另一个变量是两条走线的长度。在这种情况下,长度L降低,两条走线之间的容抗也会降低。

当电源平面与地平面接近时,会出现电场。图1中上面的区域显示了电源岛,即电源平面,下面的区域显示了地平面,箭头表示电场电力线。这一电场提高了电容,由下面的公式表示其大小:C=/h

另一种技术是在这两条走线之间布地线。地线是低阻抗的,而且添加这样的另外一条走线将削弱产生干扰的电场,如图5所示。

其中:εο = 自由空间的介电常数εr = 所使用电介质的相对介电常数A =
重叠区域h = 单独的平面
电源岛的两侧如果都有地平面,那么,需要计算每一侧的电容,加起来以确定总电容。
平面电容是高频时去耦合的主要方法,因此,这是所有高速设计都要采用的。在高频,分立电容的作用并不明显。
例如,考虑下面。
实例:确定FR-4绝缘材料叠层1平方英寸面积的并联平行极板电容,隔开了4
mils。 解决方案: h = 4mils = 1.016 * 10-4 mεο = 自由空间的介电常数 =
8.85 * 10-12 F/mA = 1平方英寸 = 6.4516 * 10-4 m2εr = 4.5
把这些数值应用到上面的电容公式中,得到C = 253
pF。因此,典型FR-4电路板叠层间隔4 mils,每平方英寸的电容大约是253
pF。数值与间隔距离成线性反比,与面积成线性正比。Altera在多种电路板上成功应用了平面电容。减小杂散电感
电源分配系统的目的是为每一器件的电源和地焊盘提供并维持所要求的目标恒定电压。为能够高效的实现这一目标,体电容和去耦合电容,以及电源和地平面夹层结构。在各种瞬变的负载条件下,这些元器件能否有效的帮助维持恒定电压主要取决于它们相关的杂散电感。

电路板中寄生电感产生的原理与寄生电容形成的原理类似。也是布两条走线,在不同的两层,将一条走线放置在另一条走线的上方;或者在同一层,将一条走线放置在另一条的旁边,如图6所示。

目标阻抗

在这两种走线配置中,一条走线上电流随时间的变化(dI/dt),由于这条走线的感抗,会在同一条走线上产生电压;并由于互感的存在,会在另一条走线上产生成比例的电流。如果在第一条走线上的电压变化足够大,干扰可能会降低数字电路的电压容限而产生误差。并不只是在数字电路中才会发生这种现象,但这种现象在数字电路中比较常见,因为数字电路中存在较大的瞬时开关电流。

目标阻抗是电源系统的瞬态阻抗,对快速变化的电流的表现出来的一种特性阻抗。目标阻抗喝一定宽度的频率有关,在感兴趣的频率范围内,电源阻抗都不能超过这个值。

为消除电磁干扰源的潜在噪声,最好将“安静”的模拟线路和噪声I/O端口分开。要设法实现低阻抗的电源和地网络,应尽量减小数字电路导线的感抗,尽量降低模拟电路的电容耦合。

目标阻抗公式

03

去耦的电源电压,ripple为允许的电压波动范围,典型值为2.5%,△Imax为负载芯片最大瞬态电流变化量。

结语

选择电容

数字和模拟范围确定后,谨慎地布线对获得成功的PCB至关重要。布线策略通常作为经验准则向大家介绍,因为很难在实验室环境中测试出产品的最终成功与否。因此,尽管数字和模拟电路的布线策略存在相似之处,还是要认识到并认真对待其布线策略的差别。

用一个电容组合的例子。这个组合使用的电容为:2个680uf钽电容,7个2.2uf陶瓷电容,13个0.22uf陶瓷电容,26个0.022uf陶瓷电容。图中上部平坦的曲线是680uf电容的阻抗曲线,其它三个容值的曲线为为图中三个V字曲线,从左到右2.2uf
→0.22uf → 0.022uf。总的阻抗曲线为底部粗包路线。

-END-

这个组合实现了在500K到150M范围内保持阻抗在33毫欧以下,到500M处,阻抗上升到110毫欧,从图中看反谐振点控制的很低。

亚洲必赢766net 11

参考文档

《SIMCOM 电源完整性PPT》

《Intel电源分配网络设计》

相关文章

发表评论

电子邮件地址不会被公开。 必填项已用*标注

网站地图xml地图